Pixel Visual Core - Pixel Visual Core

The Pixel Visual Core (ПВХ) сериясы болып табылады ARM негізіндегі пакеттегі жүйе (SiP) кескінді өңдеушілер жобаланған Google.[1] ПВХ толығымен бағдарламаланатын болып табылады сурет, көру және ИИ мобильді құрылғыларға арналған доменге арналған көп ядролы архитектура (DSA) және болашақта IoT.[2]Бұл бірінші пайда болды Google Pixel 2 және 2 XL 2017 жылдың 19 қазанында енгізілген. Ол сондай-ақ пайда болды Google Pixel 3 және 3 XL. Pixel 4-тен бастап, бұл чип ауыстырылды Пикселдік жүйке өзегі.

Тарих

Google бұрын қолданған Qualcomm Snapdragon Келіңіздер Орталық Есептеуіш Бөлім, GPU, ППУ, және DSP оны басқару кескінді өңдеу олар үшін Google Nexus және Google Pixel құрылғылар. Маңыздылығының артуымен компьютерлік фотография Google Pixel Visual Core (ПВХ) құрды. Google ПВХ қолдануға қарағанда аз қуатты пайдаланады деп мәлімдейді Орталық Есептеуіш Бөлім және GPU олардан айырмашылығы әлі толық бағдарламаланатын тензорды өңдеу қондырғысы (TPU) қолданбалы интегралды схема (ASIC) .Шынында да, классикалық мобильді құрылғылар жабдықтау сурет сигналының процессоры (ISP), бұл бекітілген функционалдылық кескінді өңдеу құбыр. Одан айырмашылығы, ПВХ икемді бағдарламаланатын функционалдығы бар, тек кескінді өңдеумен ғана шектелмейді.

ПВХ Google Pixel 2 және 2 XL SR3HX X726C502 деп белгіленген.[3]

ПВХ Google Pixel 3 және 3 XL SR3HX X739F030 деп белгіленген.[4]

ПВХ арқасында Pixel 2 және Pixel 3 ұялы телефонға ие болды DxOMark 98-ден[5] және 101.[6]Соңғысы - бұл iPhone XR-мен теңестірілген DxOMark мобильді ұпайларының ең жоғары рейтингі.[7]

Pixel Visual Core бағдарламалық жасақтамасы

A Бағытталған ациклдік график ПВХ бағдарламашыларына арналған ядро ​​(лар) дың көрінісі

ПВХ кескінді өңдеудің әдеттегі бағдарламасы жазылған Halide. Қазіргі уақытта ол Halide бағдарламалау тілінің тек ішкі жиынын өзгермелі нүктелік операцияларсыз және шектеулі жадыға қол жетімділікті қолдайды.[8]Галид кеңінен қолданылады[дәйексөз қажет ] пайдаланушыға ажыратуға мүмкіндік беретін доменге тән тіл алгоритм және жоспарлау Осылайша, әзірлеуші ​​мақсатты аппараттық архитектура үшін оңтайландырылған бағдарлама жаза алады.[2]

Pixel Visual Core ISA

ПВХ екі түрге ие нұсқаулар жиынтығының архитектурасы (ISA), виртуалды және физикалық. Біріншіден, жоғары деңгейдегі тілдік бағдарлама виртуалды ISA (vISA), шабыт RISC-V БҰЛ,[2] ол мақсатты аппаратуралық генерациядан толығымен шығарады. Содан кейін vISA бағдарламасы осылай деп аталады физикалық ISA (pISA), бұл а VLIW БҰЛ. Бұл компиляция қадамы мақсатты аппараттық параметрлерді ескереді (мысалы, ПЭ массиві, STP өлшемі және т.с.с.) және жадының нақты қозғалысын көрсетіңіз. Ажырату vISA және pISA біріншісі кросс-архитектураға және ұрпақтан тәуелсіз болуға мүмкіндік береді pISA офлайн немесе арқылы құрастыруға болады JIT компиляциясы.[8]

Pixel Visual Core архитектурасы

4 ядролы ПВХ мысалы

Pixel Visual Core 2-ден 16-ға дейінгі дизайны бар жұп сандардан бастап, ауқымды көп ядролы энергияны үнемдейтін архитектура ретінде жасалған.[2] ПВХ ядросы болып табылады кескінді өңдеу блогы (IPU) кескінді өңдеуге арналған бағдарламаланатын блок. Pixel Visual Core архитектурасы SR3HX сияқты өзінің чипі ретінде немесе ан IP-блок үшін Чиптегі жүйе (SOC).[2]

Кескінді өңдеу бөлімі (IPU)

IPU ядросында трафарет процессоры (STP), желілік буферлік бассейн (LBP) және а Жоқ STP негізінен 2-өлшемді ұсынады SIMD орындай алатын өңдеу элементтерінің массиві (ПЭ) трафаретті есептеу, пикселдердің шағын ауданы. Бұл ұқсас сияқты систолалық массив және толқындық есептеулер, STP бағдарламалық жасақтаманың басқарылатын мәліметтер қозғалысына ие. Әрбір ЖК 2х 16 биттік сипаттамаларға ие арифметикалық логикалық бірліктер, 1х 16 бит Мультипликатор-аккумулятор қондырғысы (MAC), 10х 16 биттік регистрлер, және 10х 1 биттік предикаттар регистрлері.[2]

Буферлік бассейн (LBP)

Энергия шығыны көп операциялардың бірі DRAM-ге қол жетімділік екенін ескере отырып, әрбір ҒТП-да уақытша буферлер көбейеді деректер орны, атап айтқанда LBP. Қолданылған LBP 2-өлшемді болып табылады ФИФО оқудың және жазудың әр түрлі өлшемдерін ескеретін. LBP бір өндірушінің көп тұтынушылық мінез-құлық моделін қолданады. Әр LBP-де сегіз логикалық LB жады болуы мүмкін және біреуіне арналған DMA енгізу-шығару операциялары.[8]ПВХ дизайнерлері жад жүйесінің нақты жоғары күрделілігіне байланысты LBP контроллерін ең күрделі компоненттердің бірі ретінде көрсетеді.[2]Қолданылатын NoC - бұл энергияны үнемдеу және есептеу сызбасын сақтау үшін тек көршілес ядролармен байланысу үшін қолданылатын чиптегі сақиналы желі.[2]

Трафарет процессоры (STP)

2-өлшемді ПЭ массивінің көрінісі. Ақтар - толық ПЭ (16х16), ал сұр - бұл «гало» (144). Анық болу үшін барлық байланыстар туралы хабарланбайды.

STP-де 2-өлшемді ПЭ массиві бар: мысалы, 16х16 толық ПЭ жиымы және жеңілдетілген ПЭ-нің төрт жолағы «гало»STP-де скалярлы жолақ (SCL) деп аталатын скалярлы процессор бар, ол командалық жадымен басқару нұсқауларын қосады. STP-тің соңғы компоненті парақ генераторы (SHG) деп аталатын жүкті сақтау блогы болып табылады, мұндағы парақ ПВХ жады болып табылады. кіру блогы.[2]

SR3HX жобасының қысқаша мазмұны

SR3HX ПВХ-да 64 биттік ARMv8a бар ARM Cortex-A53 CPU, 8х кескінді өңдеу блогы (IPU), 512 МБ LPDDR4 IPU ядроларының әрқайсысында 512 болады арифметикалық логикалық бірліктер 256 өңдеу элементтерінен тұратын (ALU) 16 х 16 2 өлшемді массив ретінде орналасқан. Бұл ядролар арнайы VLIW ISA-ны орындайды, бір өңдеу элементіне екі 16-разрядты ALU бар және олар үш түрлі тәсілмен жұмыс істей алады: тәуелсіз, біріктірілген және балқытылған.[9] SR3HX ПВХ а ретінде шығарылады SiP арқылы TSMC оларды пайдалану 28HPM HKMG процесс.[1] Ол серіктестікте 4 жыл ішінде жасалған Intel. (Код атауы: Монетт Хилл)[10] Google SR3HX ПВХ энергияны үнемдеуге қарағанда 7-16 есе тиімді деп мәлімдейді 835.[1] SR3HX ПВХ секундына 3 триллион операцияны орындай алатындықтан, HDR + 5 есе жылдам жұмыс істей алады және энергияның оннан бірінен аз энергиясын 835.[11] Ол қолдайды Halide кескінді өңдеуге арналған және TensorFlow машиналық оқытуға арналған.[11]. Ағымдағы чип 426 МГц жиілікте жұмыс істейді және бірыңғай IPU 1 TeraOPS-тен артық жұмыс істей алады.[2][8]

Әдебиеттер тізімі

  1. ^ а б c Котлет, Ян. «Ыстық чиптер 2018: Google Pixel Visual Core Live блогы (PT 10am, 17:00 UTC)». www.anandtech.com. Алынған 2019-02-02.
  2. ^ а б c г. e f ж сағ мен j Хеннесси, Джон; Паттерсон, Дэвид (2017). Компьютерлік архитектура: сандық тәсіл (Алтыншы басылым). Морган Кауфман. 579–606 бб. ISBN  978-0-12-811905-1.
  3. ^ «Google Pixel 2 XL Teardown». iFixit. 2017-10-19. Алынған 2019-02-02.
  4. ^ «Google Pixel 3 XL Teardown». iFixit. 2018-10-16. Алынған 2019-02-02.
  5. ^ «Pixel 2 DxOMark».
  6. ^ «Pixel 3 DxOMark».
  7. ^ «iPhone XR DxOMark».
  8. ^ а б c г. «Pixel Visual Core: мобильді құрылғыларға арналған Google-дің толық бағдарламаланатын кескіні, көрінісі және жасанды интеллектуалды процессоры. HotChips2018» (PDF).
  9. ^ «Pixel Visual Core (PVC) - Google - WikiChip». en.wikichip.org. Алынған 2019-02-02.
  10. ^ «Google Pixel 2-дегі Pixel Visual Core чипі үшін Intel-мен серіктес болды». xda-әзірлеушілер. 2017-10-25. Алынған 2019-02-02.
  11. ^ а б «Pixel Visual Core: Pixel 2-де кескін өңдеу және машиналық оқыту». Google. 2017-10-17. Алынған 2019-02-02.